三星电子在AI内存技术方面持续取得进展。良率超继其成功实现第六代高带宽内存HBM4量产后，越第三星在第七代HBM4E及下一代DRAM工艺的代A定期开发上也传出积极消息，为在未来的存研AI内存市场中保持技术优势奠定了基础。
根据半导体产业的发进消息，三星首席技术官及半导体研究所所长Song Jai Hyuk于6月30日在DS（器件解决方案）部门内部经营说明会上表示，入稳HBM4E的良率超可靠性测试良率已提高至70%以上。业内通常将80%以上视为工艺稳定的越第"成熟良率"门槛，而HBM4E的代A定期70%以上被视为研发进入稳定阶段的积极信号。
此外，存研Song Jai Hyuk还表示，发进下一代10纳米级的入稳第七代DRAM工艺（D1d）已在技术竞争力上取得优势，计划于今年11月完成生产准备认证（PRA）。良率超这两项进展使市场对三星在下一代AI内存领域的越第竞争前景更加乐观。
HBM4E的代A定期开发速度加快，样品评估顺利进行
三星于今年2月实现了HBM4的量产，并在5月29日公开了HBM4E 12层产品的技术规格，且已向主要客户发送样品。HBM4将被用于英伟达下半年的AI加速器“Vera Rubin”，而HBM4E则计划应用到明年发布的下一代AI加速器“Vera Rubin Ultra”等产品。业内人士认为，随着主要客户的样品评估稳步推进，HBM4E的量产开发工作也在顺利进行。
在这个背景下，可靠性测试良率升至70%以上显得尤为重要。虽然这一数字尚未达到成熟良率标准，但考虑到当前的开发阶段，普遍认为这是HBM4E向量产条件加速靠近的积极信号。
D1d工艺研发推进，目标11月完成量产认证
在DRAM工艺的开发方面，Song Jai Hyuk指出D1d工艺的技术竞争力已超越竞争对手，目标是在今年11月取得生产准备认证（PRA）。PRA作为产品出货前的最后一道内部质量评估程序，将综合验证良率、性能及生产效率，以决定是否满足量产条件。
D1d工艺不仅对DRAM有战略意义，三星还计划在第八代HBM5中全面引入该工艺。业界预期，如果D1d开发如期进行，将对下一代DRAM及HBM5的整体竞争力产生正面影响。
研发人员薪酬分配问题凸显
在技术进展公布的同时，三星DS部门内部也出现了关于研发人员角色和薪酬结构的不满情绪。部分成员呼吁公司更积极地认可研发团队的贡献。
三星劳资双方此前已就DS部门达成了一项协议，设立了以营业利润的10.5%为资金来源的"特别经营绩效奖金"制度。然而，DS部门内部存储业务与包括研究所在内的公共部门、以及非存储业务（系统LSI及晶圆代工）之间的绩效奖金差距仍然较大，对改善薪酬结构的呼声也在持续扩大。
本文转载自“华尔街见闻”，官网编辑：陈思宇。